DDSをリファレンスにしたPLL-VFOの実験

※末尾にプリミックスVFOをテストした結果を追記しました。(2016-10-30)
※「PLL-VFOを使った50MHzSSBトランシーバーの製作」で実際に作り始めました。（2016-10-31）

　50MHzのSSBトランシーバーを作る予定でVFOを実験中です。前回製作した7MHzトランシーバーで作り直したDDS-ICのAD9833を使用したVFOが余っているので、これを使うことを考えました。ただ、50MHzトランシーバーに必要なVFOは10MHz付近のIFを採用すると40MHz付近の周波数を出力する必要があります。AD9833の出力周波数は最大でも12.5MHzまでなのでそのままでは使用できません。
　最初はミキサーICのTA7358かNE612を使用して水晶発振回路とDDSとのプリミックスVFOを考えたのですが、DDSの出力を5～10MHzとした場合に必要となるクリスタル（30～35MHz）が手持ちになかったので、別途後日実験する予定です。
　次に考えたのは、PLLを使用したVFOです。40MHz付近を発振するVCOをプリスケーラーで1/10の4MHz付近として、この周波数とAD9833で作成したリファレンスを位相比較してVCOを制御してやれば、周波数変動の少ない正確な周波数のVFOができそうです。ということでブレッドボードで実験してみました。

　DDSは、周波数変更の最小ステップを10Hzとしています。プリスケーラーで1/10としているので、実際の周波数ステップは10倍の100Hz単位となります。当然、DDSを1Hzステップとすれば10Hz、0.1Hzステップとすれば1Hz単位で周波数を可変することが理論的には可能ですが、ループフィルターの設計が面倒になります。（・・と思います。←このあたりの理論はあまりよくわかっていません。）

　実験した回路図です。VCOは、信号純度を無視すれば39MHz～44MHz程度までは可変可能です。位相比較器は74HC4046を使用しました。最初は4046Bで実験したのですが、4MHzの位相比較はうまく動作しませんでした。DDSからの出力はそのままでは-18dBmと小さいので位相比較器の入力には弱すぎます。2SK241の広帯域アンプで増幅しました。

　プリスケーラーは、計算が簡単になるように10進カウンタの74HC4017を使用しました。ロジックICは、HCタイプで最大30MHz程度までの動作速度と記憶していたので、ちょっと厳しいかな・・・と思っていましたが、手持ちの東芝製のTC74HC4017のデータシートを見てみると5Vで79MHzまで動作すると書いてあり問題ありませんでした。VCOから42.480MHzの信号を入れると1/10の4.248MHzの信号が出力されます。

　IFは、8MHz帯か9MHz帯を使用する予定です。DDSのプログラムを変更して4.0～4.3MHzまで出力するようにしました。ループフィルタは、適当に決めた状態でも問題なくPLLがロックしました。スペアナでスパンを10KHzと5MHzで見てみましたが、とりあえず問題はなさそうです。受信機で聞いてみると微妙にノイズっぽいものが聞こえますが、ブレッドボードでの環境が影響している可能性もあります。